Subversion Repositories HelenOS

Rev

Rev 2927 | Go to most recent revision | Show entire file | Ignore whitespace | Details | Blame | Last modification | View Log | RSS feed

Rev 2927 Rev 3674
Line 47... Line 47...
47 
 
 47 
 
48 
#define IGN_SHIFT   6
 48 
#define IGN_SHIFT   6
49 
 
 49 
 
50 
 
 50 
 
51 
/* Interrupt ASI registers. */
 51 
/* Interrupt ASI registers. */
52 
#define ASI_UDB_INTR_W          0x77
 52 
#define ASI_INTR_W          0x77
53 
#define ASI_INTR_DISPATCH_STATUS    0x48
 53 
#define ASI_INTR_DISPATCH_STATUS    0x48
54 
#define ASI_UDB_INTR_R          0x7f
 54 
#define ASI_INTR_R          0x7f
55 
#define ASI_INTR_RECEIVE        0x49
 55 
#define ASI_INTR_RECEIVE        0x49
56 
 
 56 
 
57 
/* VA's used with ASI_UDB_INTR_W register. */
 57 
/* VA's used with ASI_INTR_W register. */
- 
 
 58 
#if defined (US)
58 
#define ASI_UDB_INTR_W_DATA_0   0x40
 59 
#define ASI_UDB_INTR_W_DATA_0   0x40
59 
#define ASI_UDB_INTR_W_DATA_1   0x50
 60 
#define ASI_UDB_INTR_W_DATA_1   0x50
60 
#define ASI_UDB_INTR_W_DATA_2   0x60
 61 
#define ASI_UDB_INTR_W_DATA_2   0x60
- 
 
 62 
#elif defined (US3)
- 
 
 63 
#define VA_INTR_W_DATA_0    0x40
- 
 
 64 
#define VA_INTR_W_DATA_1    0x48
- 
 
 65 
#define VA_INTR_W_DATA_2    0x50
- 
 
 66 
#define VA_INTR_W_DATA_3    0x58
- 
 
 67 
#define VA_INTR_W_DATA_4    0x60
- 
 
 68 
#define VA_INTR_W_DATA_5    0x68
- 
 
 69 
#define VA_INTR_W_DATA_6    0x80
- 
 
 70 
#define VA_INTR_W_DATA_7    0x88
- 
 
 71 
#endif
61 
#define ASI_UDB_INTR_W_DISPATCH 0x70
 72 
#define VA_INTR_W_DISPATCH  0x70
62 
 
 73 
 
63 
/* VA's used with ASI_UDB_INTR_R register. */
 74 
/* VA's used with ASI_INTR_R register. */
- 
 
 75 
#if defined(US)
64 
#define ASI_UDB_INTR_R_DATA_0   0x40
 76 
#define ASI_UDB_INTR_R_DATA_0   0x40
65 
#define ASI_UDB_INTR_R_DATA_1   0x50
 77 
#define ASI_UDB_INTR_R_DATA_1   0x50
66 
#define ASI_UDB_INTR_R_DATA_2   0x60
 78 
#define ASI_UDB_INTR_R_DATA_2   0x60
- 
 
 79 
#elif defined (US3)
- 
 
 80 
#define VA_INTR_R_DATA_0    0x40
- 
 
 81 
#define VA_INTR_R_DATA_1    0x48
- 
 
 82 
#define VA_INTR_R_DATA_2    0x50
- 
 
 83 
#define VA_INTR_R_DATA_3    0x58
- 
 
 84 
#define VA_INTR_R_DATA_4    0x60
- 
 
 85 
#define VA_INTR_R_DATA_5    0x68
- 
 
 86 
#define VA_INTR_R_DATA_6    0x80
- 
 
 87 
#define VA_INTR_R_DATA_7    0x88
- 
 
 88 
#endif
67 
 
 89 
 
68 
/* Shifts in the Interrupt Vector Dispatch virtual address. */
 90 
/* Shifts in the Interrupt Vector Dispatch virtual address. */
69 
#define INTR_VEC_DISPATCH_MID_SHIFT 14
 91 
#define INTR_VEC_DISPATCH_MID_SHIFT 14
70 
 
 92 
 
71 
/* Bits in the Interrupt Dispatch Status register. */
 93 
/* Bits in the Interrupt Dispatch Status register. */